日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2004年 8月27日

出願番号

Application Number:

特願2004-248548

JP2004-248548

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願

番号

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is

出 願 人

サンケン電気株式会社

Applicant(s):

特許庁長官 Commissioner, Japan Patent Office 2005年 8月24日





```
【百炔白】
              1寸 訂 深
【整理番号】
              SNK-236
【提出日】
              平成16年 8月27日
【あて先】
              特許庁長官殿
【国際特許分類】
              H02M 3/335
【発明者】
  【住所又は居所】
              埼玉県新座市北野3丁目6番3号 サンケン電気株式会社内
  【氏名】
              鶴谷 守
【特許出願人】
  【識別番号】
              000106276
  【氏名又は名称】
              サンケン電気株式会社
【代理人】
  【識別番号】
              100083806
  【弁理士】
  【氏名又は名称】
              三好 秀和
  【電話番号】
              03-3504-3075
【選任した代理人】
  【識別番号】
              100100712
  【弁理士】
  【氏名又は名称】
              岩▲崎▼ 幸邦
【選任した代理人】
  【識別番号】
              100087365
  【弁理士】
  【氏名又は名称】
              栗原 彰
【選任した代理人】
  【識別番号】
              100100929
  【弁理士】
  【氏名又は名称】
              川又 澄雄
【選任した代理人】
  【識別番号】
              100095500
  【弁理士】
  【氏名又は名称】
              伊藤 正和
【選任した代理人】
  【識別番号】
              100101247
  【弁理士】
  【氏名又は名称】
              高橋 俊一
【選任した代理人】
  【識別番号】
              100098327
  【弁理士】
  【氏名又は名称】
              高松 俊雄
【手数料の表示】
  【予納台帳番号】
              001982
  【納付金額】
              16,000円
【提出物件の目録】
  【物件名】
              特許請求の範囲 |
  【物件名】
              明細書
  【物件名】
              図面 1
  【物件名】
              要約書 1
  【包括委任状番号】
               9803324
```

【盲从句】付矸明小ツ靶团

【請求項1】

交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン/オフして交流電源電流を正弦波状にすることにより入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、

前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段を有することを特徴とする力率改善回路。

【請求項2】

主巻線とこの主巻線に直列に接続され且つ前記主巻線と疎結合する帰還巻線とを有する 昇圧リアクトルと、

交流電源の交流電源電圧を整流する整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と第 1 ダイオードと平滑コンデンサとからなる第 1 直列回路と、

前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と前記帰還巻線と主スイッチとからなる第2直列回路と、

前記主スイッチと前記昇圧リアクトルの前記帰還巻線との接続点と前記平滑コンデンサとの間に接続された第2ダイオードと、

前記主スイッチをオン/オフ制御することにより交流電源電流を正弦波状にするとともに前記平滑コンデンサの出力電圧を所定電圧に制御し且つ前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段と、

を有することを特徴とする力率改善回路。

【請求項3】

前記制御手段は、

前記出力電圧と基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、

前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流を検出する電流検出手段と、

この電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、

前記誤差電圧生成手段の誤差電圧信号に基づきバルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、バルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するバルス幅制御手段と、

を有することを特徴とする請求項1又は請求項2記載の力率改善回路。

【請求項4】

前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が下限設定電流以下の場合に前記スイッチング周波数を下限周波数に設定し、前記電流が上限設定電流以上の場合に前記スイッチング周波数を上限周波数に設定し、前記電流が前記下限設定電流から前記上限設定電流までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする請求項1乃至請求項3のいずれか1項記載の力率改善回路。

【請求項5】

前記制御手段は、前記電流が前記下限設定電流未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする請求項4記載の力率改善回路。

【請求項6】

前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が設定電流以下の場合に前記スイッチング周波数を最低周波数に設定し、前記電流が前記設定電流を超えた場合に前記スイッチング周波数を最高周波数に設

近りることで付取しりる胡小坝 1 川光朗小坝 0 Wパリタルル 1 坝 1 戦 W 川平 以 首 凹 町。

【請求項7】

前記昇圧リアクトルは、該昇圧リアクトルに流れる電流の値が増加した場合にインダクタンス値が減少する特性を有することを特徴とする請求項1乃至請求項6のいずれか1項記載の力率改善回路。

【請求項8】

前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング周波数を低下させることを特徴とする請求項1又は請求項2又は請求項7記載の力率改善回路。

【請求項9】

前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング動作を停止させ、前記出力電圧が設定電圧以下となった場合に前記主スイッチのスイッチング動作を開始させることを特徴とする請求項1又は請求項2又は請求項7記載の力率改善回路。

【請求項10】

前記制御手段は、

前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流を検出する電流検出手段と、

前記出力電圧と第1基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、

前記電流検出手段で検出された電流に比例した電圧と第2基準電圧との誤差を増幅して 出力する電流検出増幅手段と、

この電流検出増幅手段の出力を前記誤差電圧生成手段からの誤差電圧信号の値に応じて可変し可変された電圧を前記第2基準電圧として前記電流検出増幅手段に出力する電圧可変手段と、

前記電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、

前記電流検出増幅手段の出力の値に応じてバルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたバルス信号を生成し、バルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するバルス幅制御手段と、

を有することを特徴とする請求項1又は請求項2又は請求項7記載の力率改善回路。

【盲规句】 奶和盲

【発明の名称】力率改善回路

【技術分野】

[0001]

本発明は、高効率、低ノイズ、高力率なスイッチング電源に使用する力率改善回路に関する。

【背景技術】

[0002]

図23に従来の力率改善回路の回路構成図を示す(特許文献1)。図23に示す力率改善回路において、交流電源Vaclの交流電源電圧を整流する全波整流回路Blの出力両端には、昇圧リアクトルLlとMOSFETからなる主スイッチQlと電流検出抵抗Rとからなる直列回路が接続されている。主スイッチQlの両端には、ダイオードDlと平滑コンデンサClとからなる直列回路が接続され、平滑コンデンサClの両端には、負荷RLが接続されている。主スイッチQlは、制御回路100のPWM制御によりオン/オフするようになっている。

[0003]

電流検出抵抗Rは、全波整流回路B1に流れる入力電流を検出する。

 $[0\ 0\ 0\ 4]$

制御回路100は、誤差増幅器111、乗算器112、誤差増幅器113、発振器(OSC)114、PWMコンパレータ116を有して構成される。

[0005]

誤差増幅器111は、基準電圧E1が十端子に入力され、平滑コンデンサC1の電圧が一端子に入力され、平滑コンデンサC1の電圧と基準電圧E1との誤差が増幅され、誤差電圧信号を生成して乗算器112に出力する。乗算器112は、誤差増幅器111からの誤差電圧信号と全波整流回路B1の正極側出力端P1からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器113の十端子に出力する。

[0006]

誤差増幅器113は、電流検出抵抗Rで検出した入力電流に比例した電圧が一端子に入力され、乗算器112からの乗算出力電圧が十端子に入力され、電流検出抵抗Rによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてPWMコンバレータ116に出力する。OSC114は、一定周期の三角波信号を生成する。

[0007]

PWMコンバレータ116は、OSC114からの三角波信号が一端子に入力され、誤差増幅器113からのフィードバック信号FBが十端子に入力され、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるバルス信号を生成し、該バルス信号を主スイッチQ1のゲートに印加する。

[0008]

即ち、PWMコンバレータ116は、主スイッチQ1に対して、誤差増幅器113による電流検出抵抗Rの出力と乗算器112の出力との差信号に応じたデューティバルスを提供する。このデューティバルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するバルス幅制御信号である。このような構成により、交流電源電流波形が交流電源電圧波形に一致するように制御されて、力率が大幅に改善される。

[0009]

図24は従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートを示す図である。図25では、図24に示すタイミングチャートのA部の詳細、即ち交流電源電圧の最大値付近における100KHzのスイッチング波形を示している。図26では、図24に示すタイミングチャートのB部の詳細、即ち、交流電源電圧の低い部分における100KHzのスイッチング波形を示している。

LUUIUA

次に、このように構成された力率改善回路の動作を図25に示すタイミングチャートを 参照しながら説明する。なお、図25では、主スイッチQ1の両端間の電圧Q1v、主ス イッチQ1に流れる電流Q1i、ダイオードD1に流れる電流D1iを示している。

 $[0\ 0\ 1\ 1\]$

まず、時刻 t_{3l} において、主スイッチQ l がオンし、全波整流回路 B l から昇圧リアクトル L l を介して主スイッチQ l に電流Q l l が流れる。この電流は、時刻 t_{3l} まで時間の経過とともに直線的に増大していく。なお、時刻 t_{3l} から時刻 t_{3l} では、ダイオード D l に流れる電流 D l l l は零になる。

[0012]

次に、時刻 t_{32} において、主スイッチQ 1 は、オン状態からオフ状態に変わる。このとき、昇圧リアクトルL 1 に蓄えられたエネルギーにより主スイッチQ 1 の電圧Q 1 v が上昇する。また、時刻 t_{32} ~時刻 t_{33} では、主スイッチQ 1 がオフであるため、主スイッチQ 1 に流れる電流Q 1 i は零になる。なお、時刻 t_{32} から時刻 t_{33} では、B 1 → L 1 → D 1 → C 1 → R → B 1 で電流D 1 i が流れて、負荷 R L に電力が供給される。

【特許文献1】特開2000-37072号(図1)

【発明の開示】

【発明が解決しようとする課題】

[0013]

ところで、通常、昇圧リアクトルL1を小型化するためには、周波数を高周波数(例えば100kHz)とするが、このような高周波数であっても、交流電源電圧の最大値付近のような電流の大きいA部では、昇圧リアクトルL1に蓄えられたエネルギーは、主スイッチQ1がオフした時に、ダイオードD1を介して負荷RLに供給される。

 $[0\ 0\ 1\ 4\]$

しかし、B部のような電圧の低い部分では、電流も少なく主スイッチQ1がオフした時の電流が低い。また、MOSFETからなる主スイッチQ1には図示しない内部容量(寄生容量)を有し、主スイッチQ1は、内部容量C0と主スイッチQ1に印加された電圧Vとにより決定された分(C0V2/2)だけ電力損失が発生する。この電力損失は周波数に比例して増大する。

[0015]

また、主スイッチQ1の内部容量により、昇圧リアクトルL1に蓄えられるエネルギーが少ないため、主スイッチQ1をオフした時の電圧Q1vは、図26に示すように、正弦波状となり、出力電圧まで上昇せず、電力損失が増大する。即ち、効率が低下してしまう

[0016]

本発明は、入力電流の低い部分でのスイッチング周波数を低下又は動作を停止させてこの部分の電力損失を低減して、小型、高効率、低ノイズ化することができる力率改善回路 を提供することにある。

【課題を解決するための手段】

[0017]

本発明は上述した課題を解決するために以下の構成とした。請求項1の発明は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン/オフして交流電源電流を正弦波状にすることにより入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段を有することを特徴とする。

[0018]

請求項2の発明は、主巻線とこの主巻線に直列に接続され且つ前記主巻線と疎結合する 帰還巻線とを有する昇圧リアクトルと、交流電源の交流電源電圧を整流する整流回路の一 方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と第1ダ 14 ードと下角コン , ンッとかつなる第1 旦別凹町と、削配登川凹町の一刀の山刀畑と心方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と前記帰還巻線と主スイッチとからなる第2 直列回路と、前記主スイッチと前記昇圧リアクトルの前記帰還巻線との接続点と前記平滑コンデンサとの間に接続された第2 ダイオードと、前記主スイッチをオン/オフ制御することにより交流電源電流を正弦波状にするとともに前記平滑コンデンサの出力電圧を所定電圧に制御し且つ前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段とを有することを特徴とする。

[0019]

請求項3の発明では、請求項1又は請求項2記載の力率改善回路において、前記制御手段は、前記出力電圧と基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流検出手段と、この電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、前記誤差電圧生成手段の誤差電圧信号に基づきバルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたバルス信号を生成し、バルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するバルス幅制御手段とを有することを特徴とする。

[0020]

請求項4の発明では、請求項1乃至請求項3のいずれか1項記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が下限設定電流以下の場合に前記スイッチング周波数を下限周波数に設定し、前記電流が上限設定電流以上の場合に前記スイッチング周波数を上限周波数に設定し、前記電流が前記下限設定電流から前記上限設定電流までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする。

[0021]

請求項5の発明では、請求項4記載の力率改善回路において、前記制御手段は、前記電流が前記下限設定電流未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする。

[0022]

請求項6の発明では、請求項1乃至請求項3のいずれか1項記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が設定電流以下の場合に前記スイッチング周波数を最低周波数に設定し、前記電流が前記設定電流を超えた場合に前記スイッチング周波数を最高周波数に設定することを特徴とする。

[0023]

請求項7の発明では、請求項1乃至請求項6のいずれか1項記載の力率改善回路において、前記昇圧リアクトルは、該昇圧リアクトルに流れる電流の値が増加した場合にインダクタンス値が減少する特性を有することを特徴とする。

[0024]

請求項8の発明では、請求項1又は請求項2又は請求項7記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング周波数を低下させることを特徴とする。

[0025]

請求項9の発明では、請求項1又は請求項2又は請求項7記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング動作を停止させ、前記出力電圧が設定電圧以下となった場合に前記主スイッチのスイッ

アノノ割けで囲知でせることで付取らりる。

[0026]

請求項10の発明では、請求項1又は請求項2又は請求項7記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記整流回路に流れる電流又は前記整流回路に流れる電流又は前記整流回路に流れる電流を検出する電流検出手段と、前記出力電圧と第1基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、前記電流検出手段で検出された電流に比例した電圧と第2基準電圧との誤差を増幅して出力する電流検出増幅手段にこの電流検出増幅手段の出力を前記誤差電圧生成手段からの誤差電圧信号の値に応じて変し可変された電圧を前記第2基準電圧として前記電流検出増幅手段に出力する電圧可変手段と、前記電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させたバルス信号を生成し、の出力の値に応じてバルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じてバルス幅を制御し且つ前記周波数制御手段で生成された前記と数制の出力の値に応じてバルス幅を制御し且つ前記周波数を変化させたバルス信号を生成し、バルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するバルス幅制御手段とを有することを特徴とする。

【発明の効果】

[0027]

本発明によれば、交流電源に流れる電流又は整流回路に流れる電流又は主スイッチに流れる電流、即ち、入力電流の値に応じて主スイッチのスイッチング周波数を変化させ、入力電流の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させるので、入力電流の低い部分の電力損失を低減して、小型、高効率、低ノイズ化できる。これにより、スイッチング電源装置を小型、高効率化するとともに、低出力電力時(待機時等)の効率を改善してTV等の装置の消費電力を低減できる。

【発明を実施するための最良の形態】

[0028]

以下、本発明に係る力率改善回路の実施の形態を図面を参照して詳細に説明する。

[0029]

実施の形態の力率改善回路は、交流電源に流れる電流又は整流回路に流れる電流又は主スイッチに流れる電流の値、即ち、入力電流の値に応じて主スイッチのスイッチング周波数を変化させ、入力電流の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させ、入力電流の低い部分の電力損失を低減して、小型、高効率、低ノイズ化したことを特徴とする。

【実施例1】

[0030]

図1は実施例1の力率改善回路を示す回路構成図である。図2は実施例1の力率改善回路の入力電流波形とスイッチング周波数のタイミングチャートである。図2では、入力電流 I i が零から最大値まで変化した場合に、主スイッチQ1のスイッチング周波数 f が零から例えば100KHzまで変化することを示している。

 $[0\ 0\ 3\ 1\]$

実施例1では、入力電流が下限設定電流以下の場合に主スイッチのスイッチング周波数を下限周波数(例えば20KHz)に設定し、入力電流が上限設定電流以上の場合に主スイッチのスイッチング周波数を上限周波数(例えば100KHz)に設定し、入力電流が下限設定電流から上限設定電流までの範囲の場合に主スイッチのスイッチング周波数を下限周波数から上限周波数まで徐々に変化させることを特徴とする。

[0032]

図1に示す力率改善回路では、入力電流は、入力電圧に近似するように正弦波状に制御される。従って、電圧の最大値付近では電流も最大であり、この電流と電圧と主スイッチQ1のスイッチング周波数で、昇圧リアクトルL1の大きさが決定される。このため、昇圧リアクトルL1を小型化するためには、電流の最大値付近のスイッチング周波数を高くする必要がある。また、昇圧リアクトルL1の磁束は、電流に比例するため、電流の最大

胆川旦が取入しなる。

[0033]

一方、一定のスイッチング周波数を用いた従来の回路の場合、図24に示す入力電圧の低い部分(B部)では、図26に示すように、主スイッチQ1の内蔵容量により、主スイッチQ1がオフ時の電圧は、昇圧リアクトルL1に蓄えられるエネルギーが少ないために正弦波状となり、出力電圧まで上昇せず、内部を還流するのみで、損失が増大する。従って、実施例1では、入力電流の低い部分(図2のB部)で主スイッチQ1のスイッチング周波数を低下させている。

[0034]

図3では、図2に示すタイミングチャートのA部(入力電流 Iiが最大値付近)における100KHzのスイッチング波形を示している。図3に示すタイミングチャートは、スイッチング周波数 fが100KHzであるので、図24に示すタイミングチャートと同じである。図4では、図2に示すタイミングチャートのB部(入力電流 Iiが低い部分)における20KHzのスイッチング波形を示している。

[0035]

図1に示す実施例1の力率改善回路は、図23に示す従来の力率改善回路に対して、制御回路10の構成のみが異なる。なお、図1に示すその他の構成は、図23に示す構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略する。

[0036]

制御回路10は、誤差増幅器111、電圧制御発振器(VCO)115、PWMコンパレータ116を有して構成される。なお、誤差増幅器111及びPWMコンパレータ116は、図23に示すものと同じであるので、それらの説明は省略する。

[0037]

VCO115(本発明の周波数制御手段に対応)は、全波整流回路B1の負極側出力端P2と電流検出抵抗Rとの接続点に接続され、電流検出抵抗Rに流れる電流に比例した電圧値に応じて主スイッチQ1のスイッチング周波数 f を変化させた三角波信号(本発明の周波数制御信号に対応)を生成するもので、電流検出抵抗Rで検出された電圧が増加するに従って主スイッチQ1のスイッチング周波数 f が増加する電圧周波数変換特性を有している。

[0038]

図5は実施例1の力率改善回路に設けられたVCOの詳細な回路構成図である。VCO 115において、電流検出抵抗Rに抵抗R1が接続され、抵抗R1に直列に抵抗R2が接続されている。抵抗R1と抵抗R2との接続点にはツェナーダイオード乙Dのカソードが接続され、ツェナーダイオード乙Dのアノードは制御電源EBの正極及びヒステリシスコンバレータ115aの電源端子bに接続されている。抵抗R1と抵抗R2との接続点はヒステリシスコンバレータ115aの入力端子aに接続され、ヒステリシスコンバレータ115aの入力端子aに接続されている。ヒステリシスコンバレータ115aの出力端子dはPWMコンバレータ116の一端子に接続されている。ヒステリシスコンバレータ115aは、図7に示すように、入力端子aに印加される電圧Eaが増加するに従って主スイッチQ1のスイッチング周波数fが増加する電圧周波数変換特性CVを有した三角波信号を発生する。

[0030]

図5に示すVCO115では、図2に示す入力電流Iim最大値付近(A部)に達したとき、電流検出抵抗Rの電圧が大きくなり、ツェナーダイオードZDが降伏するので、入力端子aに印加される電圧Eaは、ツェナーダイオードZDの降伏電圧 V_Z と制御電源電圧Bとの合計電圧(V_Z + E_B)、即ち上限設定電圧に設定される。また、入力電流Iim低い部分(B部)に達したとき、電流検出抵抗Rの電圧が小さくなり、制御電源 E_B からツェナーダイオードZDを介して抵抗R2に電流が流れるので、入力端子aに印加される電圧Eaは、制御電源電圧B、即ち下限設定電圧に設定される。さらに、入力電流Iim最大値付近と低い部分までの範囲の場合には、入力端子aに印加される電圧Eaは

、ロ引电圧(VZTLB/C吲唧电砾电圧LBCツ軋団(你々に交儿りつ。

[0040]

[0041]

PWMコンバレータ116 (本発明のバルス幅制御手段に対応)は、VCO115からの三角波信号が一端子に入力され、誤差増幅器111からのフィードバック信号FBが十端子に入力され、図8に示すように、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該バルス信号を主スイッチQ1に印加して平滑コンデンサC1の出力電圧を所定電圧に制御する。

[0042]

また、PWMコンパレータ116は、平滑コンデンサC1の出力電圧が基準電圧E1に達して、フィードバック信号FBが低下すると、フィードバック信号FBの値が三角波信号の値以上となるパルスオン幅を短くすることによって、出力電圧を所定電圧に制御する。即ち、パルス幅を制御している。

[0043]

なお、VCO115からの三角波信号の電圧の最大値、最小値は、周波数により変化しない。このため、誤差増幅器111のフィードバック信号FBにより、周波数に関係なく、バルス信号のオン/オフのデューティ比が決定されるようになっている。また、スイッチング周波数 f が変わることで、バルス信号のオン幅が変わっても、バルス信号のオン/オフのデューティ比は変わらない。

[0044]

次に、このように構成された実施例1の力率改善回路の動作を図1乃至図8を参照しなから説明する。ここでは、制御回路10の動作についてのみ説明する。

[0045]

まず、誤差増幅器111は、平滑コンデンサC1の電圧と基準電圧E1との誤差を増幅して、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてPWMコンバレータ116に出力する。

[0046]

一方、VCOII5は、電流検出抵抗Rに流れる電流値に比例した電圧値に応じて主スイッチQIのスイッチング周波数fが変化した三角波信号を生成する。

[0047]

[0048]

次に、入力電流 I i が低い部分(例えば時刻 t $0 \sim t$ 1 、時刻 t $4 \sim t$ 5)に達したときには、図 5 に示す制御電源 E B からツェナーダイオード Z D を介して抵抗 R 2 に電流が流れるので、入力端子 a に印加される電圧 E a は、制御電源電圧 E B 、即ち下限設定電圧に設定される。このため、入力電流 I i に比例した電圧が下限設定電圧 B 以下の場合に

は、C ヘノッンへコンハレーノエエリはにより、エヘコップはエいヘコップシノ四収数1は、下限周波数 f ₁₂ (例えば20KHz)に設定される。

[0049]

[0050]

[0051]

[0052]

[0053]

このように、実施例1の力率改善回路によれば、入力電流Iiに応じて主スイッチQ1のスイッチング周波数fを変化させ、入力電流Iiの低い部分でのスイッチング周波数fを低下させることで、図4に示すように、主スイッチQ1のオン時間も長くなり、電流も増加し負荷RLに電力を供給できる。また、スイッチング回数が減少するため、スイッチング損失も低減できる。

[0054]

特に、主スイッチQ1のスイッチング周波数fとして例えば100kHzを上限周波数とし、人間の聞こえない周波数、例えば20kHzを下限周波数とし、他の部分を入力電流 Iiにスイッチング周波数fを比例させたので、スイッチング損失を低減でき、また、可聴周波数以下となり、不快な騒音を発生することもない。

[0055]

また、昇圧リアクトルL1の磁束は電流に比例するため、入力電流の最大値の時に最大周波数とし、他の部分は入力交流電源電圧Viに比例させて周波数を変化させても、昇圧リアクトルL1の磁束は最大値を上回ることはなく、昇圧リアクトルL1は大型化せず、スイッチング損失を低減できる。

[0056]

また、昇圧リアクトルL1の電流に対するインダクタンス特性を、図12に示すように電流が小さいときにインダクタンス値を大きくし、電流が大きいときにインダクタンス値を小さくなるようにしても良い。昇圧リアクトルL1に蓄えられるエネルギーは、(LI2)/2で表され、インダクタンス値Lと電流Iとに比例するため、電流が小さい場合でも昇圧リアクトルL1に蓄えられるエネルギーは比較的大きい。このため、昇圧リアクトルL1の電流連続期間を増大でき、電流の実効値が減少するため、さらに損失を低減できる。なお、例えば、フェライト粉末とアモルファス粉末とを混合し、これらの混合率を適

且进扒しし、囚14に小りよりな付けで行るししがしさる。

[0057]

また、主スイッチQ1のスイッチング周波数 f が下限周波数から上限周波数までの範囲に亙るので、発生するノイズも周波数に対して分散するから、ノイズを低減できる。このため、小型、高効率、低ノイズ化できる力率改善回路を提供できる。

[0058]

これにより、スイッチング電源装置を小型、高効率化することができる。また、待機時等の消費電力が少ない場合には、入力電流が少なくなり、高周波で主スイッチQ1をスイッチングした場合にはスイッチング損失の割合が大きくなり、より効率が低下する。従って、入力電流に、スイッチング周波数を比例させて変化させれば、低出力電力時には、スイッチング周波数が低下して、スイッチング損失を低減することができ。即ち、低出力電力時(待機時等)の効率を改善してTV等の装置の消費電力を低減することができる。例えば、デジタル化されたTV等の機能待機(チューナ及び制御回路の一部を動作させ番組表等の受信が可能な状態)等の低出力電力時の消費電力を低減できる。

[0059]

また、従来の図23に示す回路では、全波整流回路B1の正極側出力端P1から電圧を取り出しているため、制御回路100を高耐圧用とする必要があったが、実施例1では、全波整流回路B1の負極側出力端P2から電圧を取り出しているため、制御回路10が低耐圧用で済む。

【実施例2】

[0060]

図 9 は実施例 2 の力率改善回路の入力電流波形と V C O に入力される電圧により変化する スイッチン グ周波数の タイミン グチャートである。

[0061]

図 6 に示す実施例 1 では、入力電流 I i が低い部分に達したときに、V C O 1 1 5 により、主スイッチ Q 1 のスイッチン グ周波数 f を下限周波数 f 1 2 (例えば 2 0 K H z) に設定したが、図 9 に示す実施例 2 では、入力電流 I i が低い部分の場合で、下限周波数 f 1 2 未満では、V C O 1 1 5 により、主スイッチ Q 1 の動作を停止させたことを特徴とする。この停止部分では、交流電源電流も少ないため、入力電流波形の歪みも最低限に抑えられる。

【実施例3】

[0062]

実施例3では、入力電流に比例した電圧が設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数(例えば20KHz)に設定し、入力電流に比例した電圧が設定電圧を超えた場合に主スイッチのスイッチング周波数を上限周波数(例えば100KHz)に設定したことを特徴とする。

[0063]

図10は実施例3の力率改善回路のVCOの詳細な回路構成図である。図10に示すVCO115Aにおいて、全波整流回路B1の負極側出力端P2に抵抗R1が接続され、抵抗R1に直列に抵抗R2が接続されている。コンパレータ115bは、抵抗R1と抵抗R2との接続点の電圧を+端子に入力し、基準電圧Er1を一端子に入力し、抵抗R1と抵抗R2との接続点の電圧が基準電圧Er1よりも大きいときHレベルをトランジスタTR1のベースに出力する。この場合、基準電圧Er1を前記設定電圧に設定する。

[0064]

トランジスタTR1のエミッタは接地され、トランジスタTR1のコレクタは、抵抗R3を介してトランジスタTR2のペースと抵抗R4の一端と抵抗R5の一端とに接続されている。抵抗R4の他端は電源VBに接続され、抵抗R5の他端は接地されている。トランジスタTR2のエミッタは抵抗R6を介して電源VBに接続され、トランジスタTR2のコレクタはコンデンサCを介して接地されている。

[0065]

コンハレーフェエコしにロヘナッンへで対にせるために、下畑」に山川畑」にい間には、抵抗R9を接続し、十端子は、抵抗R8を介して接地されている。

[0066]

コンパレータ115 c は、コンデンサ C の電圧を一端子に入力している。また、コンデンサ C の放電に、出力端子からダイオード D 及び抵抗 R 7 の直列回路が一端子に接続されている。図11に示すように、入力電流Iiに比例した電圧が設定電圧以下の場合に主スイッチQ1のスイッチング周波数 f を下限周波数 f 12に設定した三角波信号を生成し、入力電流Iiに比例した電圧が設定電圧を超えた場合に主スイッチQ1のスイッチング周波数 f を上限周波数 f 11に設定した三角波信号を生成する。

[0067]

次に、このように構成された実施例3の力率改善回路の動作を図10及び図11を参照 しながら説明する。ここでは、VCO115Aの動作についてのみ説明する。

[0068]

まず、VCO115Aは、電流検出抵抗Rに流れる電流に比例した電圧値に応じて主スイッチQ1のスイッチング周波数fが変化した三角波信号を生成する。

[0069]

ここで、図11のタイミングチャートを用いて説明すると、入力電流Iiに比例した電圧が設定電圧を超えた場合(例えば時刻 $t_2 \sim t_3$ 、時刻 $t_5 \sim t_6$)、コンパレータ115b からのH L ベルによりトランジスタTR 1 がオンする。このため、電源 V_B から抵抗R 4 及びトランジスタTR 2のベースを介して抵抗R 3に電流が流れるため、トランジスタTR 2のコレクタ電流が増大する。すると、トランジスタTR 2のコレクタに流れる電流によりコンデンサC が短時間で充電される。即ち、コンデンサC の電圧E C が上昇して、この電圧E C がコンパレータ115 C に入力されるため、コンパレータ115 C は、主スイッチQ1 のスイッチング周波数 f を上限周波数 f_{11} (例えば100 KH 2) に設定した三角波信号を生成する。

[0070]

一方、入力電流 I i に比例した電圧が設定電圧以下の場合(例えば時刻 t $_0$ \sim t $_2$ 、時刻 t $_3$ \sim t $_5$)、コンパレータ 1 1 5 b から H レベルは出力されないため、トランジスタ T R 1 はオフとなる。このため、トランジスタ T R 2 のコレクタ電流が減少するため、コンデンサ C の充電時間が長くなる。即ち、コンデンサ C の電圧 E C はゆるやかに上昇して、この電圧 E C がコンパレータ 1 1 5 C に入力されるため、コンパレータ 1 1 5 C は、主スイッチ Q 1 のスイッチング周波数 f を下限周波数 f 1 2 (例えば 2 0 K H z)に設定した三角波信号を生成する。

[0071]

次に、入力電流 I i に比例した電圧が設定電圧を超えた場合(例えば時刻 t $2 \sim t$ 3 、時刻 t $5 \sim t$ 6)、P W M コンパレータ 1 1 6 は、フィードバック信号 F B の値が上限周波数 f 1 1 を持つ三角波信号の値以上のときにオンで、フィードバック信号 F B の値が上限周波数 f 1 1 を持つ三角波信号の値未満のときにオフとなる上限周波数 f 1 1 を持つバルス信号を生成し、バルス信号を主スイッチQ 1 に印加する。

[0072]

一方、入力電流 I i に比例した電圧が設定電圧以下の場合(例えば時刻 t 0 \sim t 2 、時刻 t 3 \sim t 5)、P W M コンバレータ 1 1 6 は、フィードバック信号 F B の値が下限周波数 f 1 2 を持つ三角波信号の値以上のときにオンで、フィードバック信号 F B の値が下限周波数 f 1 2 を持つ三角波信号の値未満のときにオフとなる下限周波数 f 1 2 を持つバルス信号を生成し、バルス信号を主スイッチ Q 1 に印加する。

[0073]

このように実施例3の力率改善回路によれば、入力電流 I i に比例した電圧が設定電圧以下の場合に主スイッチQ1のスイッチング周波数を下限周波数に設定し、入力電流 I i に比例した電圧が設定電圧を超えた場合に主スイッチQ1のスイッチング周波数を上限周波数に設定しても、実施例1の効果とほぼ同等な効果が得られる。

100141

【実施例4】

[0075]

図13は実施例4の力率改善回路を示す回路構成図である。図13に示す実施例4の力率改善回路は、待機時等の軽負荷時に主スイッチQ1を低周波数(例えば20kHz)で動作させ、通常時(重負荷時)に主スイッチQ1を高周波数(例えば100kHz)で動作させることを特徴とする。実施例4では、制御回路10aの構成が実施例1の制御回路10と異なるのみであるので、この制御回路10aのみを説明する。

[0076]

制御回路10aは、誤差増幅器111、平均電流検出部117、コンバレータ118、 VCO115e、PWMコンバレータ116を有して構成される。

[0077]

平均電流検出部117は、電流検出抵抗Rに流れる電流の平均値を検出する。コンバレータ118は、一端子に基準電圧V1が入力され、十端子に平均電流検出部117から電流の平均値が入力され、電流の平均値が基準電圧V1を超えた場合にHレベルをVCO115eに出力し、電流の平均値が基準電圧V1以下になった場合にLレベルをVCO115eに出力する。

[0078]

VCO115 e は、コンパレータ118からHレベルを入力したときに、主スイッチQ 1のスイッチング周波数を100KHzに設定した三角波信号を生成し、コンパレータ1 18からLレベルを入力したときに、主スイッチQ1のスイッチング周波数を20KHz に設定した三角波信号を生成する。

[0079]

PWMコンパレータ116は、VCO115eからの三角波信号が一端子に入力され、 誤差増幅器111からのフィードバック信号FBが十端子に入力され、フィードバック信 号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波 信号の値未満のときにオフとなるバルス信号を生成し、該バルス信号を主スイッチQ1に 印加して平滑コンデンサC1の出力電圧を所定電圧に制御する。

[0800]

以上の構成によれば、VCO115eは、電流検出抵抗Rに流れる電流の平均値が基準電圧V1を超えた場合に、主スイッチQ1のスイッチング周波数を100KHzに設定した三角波信号を生成する。この場合、図14に示すように、重負荷時には、スイッチング周波数が100KHzに設定される。また、VCO115eは、電流の平均値が基準電圧V1以下になった場合に主スイッチQ1のスイッチング周波数を20KHzに設定した三角波信号を生成する。この場合、図14に示すように、軽負荷時には、スイッチング周波数が20KHzに設定される。即ち、待機時等の軽負荷時には主スイッチQ1は低周波数(20kHz)で動作し、通常時(重負荷時)は高周波数(100kHz)で動作させることができる。

[0081]

また、TV等の装置では、待機時の信号をTV装置側から入力して、この信号により主スイッチQ1のスイッチング周波数を低下させることもできる。この場合には、待機時のみ効率を改善できる。さらに、この信号により主スイッチQ1の動作を停止させ、力率改善回路の後に接続されるDC/DCコンバータで、待機時の電力を供給するようにすれば、さらに効率を改善できる。また、軽負荷時(待機時等)には、スイッチング周波数が低くなるので、スイッチング損失を低減でき、効率を向上できる。

【実施例5】

[0082]

四10は天爬門のの刀竿以音凹船を小り凹船構成囚 Cのる。 四10に小り天爬門のの刀率改善回路は、電流検出抵抗 R に流れる電流の平均値が設定値以下になった場合に主スイッチ Q 1 のスイッチング動作を停止させ、平滑コンデンサ C 1 の出力電圧が設定電圧以下となった場合に主スイッチのスイッチング動作を開始させることを特徴とする。実施例 5 では、制御回路 1 0 b の構成が実施例 1 の制御回路 1 0 b のみを説明する。

[0083]

制御回路10bは、誤差増幅器111、平均電流検出部117、コンバレータ119、 OSC114、コンバレータ120、PWMコンバレータ116を有して構成される。

[0084]

平均電流検出部 1 1 7 は、電流検出抵抗 R に流れる電流の平均値を検出する。コンバレータ 1 1 9 は、一端子に基準電圧 V 2 が入力され、十端子に平均電流検出部 1 1 7 から電流の平均値が入力され、電流の平均値が基準電圧 V 2 を超えた場合に H レベルを O S C 1 1 4 に出力し、電流の平均値が基準電圧 V 2 以下になった場合に L レベルを O S C 1 1 4 に出力する。

[0085]

OSC114は、コンバレータ119からHレベルを入力したとき、主スイッチQ1のスイッチング周波数を100KHzに設定した三角波信号を生成し、コンバレータ118からLレベルを入力したときに、主スイッチQ1のスイッチング動作を停止させるために三角波信号の発振動作を停止する。

[0086]

PWMコンパレータ116は、OSC114からの三角波信号が一端子に入力され、誤差増幅器111からのフィードバック信号FBが十端子に入力され、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるバルス信号を生成し、該バルス信号を主スイッチQ1に印加して平滑コンデンサC1の出力電圧を所定電圧に制御する。

[0087]

コンパレータ120は、基準電圧E2が一端子に入力され、誤差増幅器111からのフィードバック信号FBが十端子に入力され、フィードバック信号FBの値が基準電圧E2の値以上のときにHレベルをOSC114に出力し、フィードバック信号FBの値が基準電圧E2の値未満のときにLレベルをOSC114に出力する。OSC114は、コンパレータ120からHレベルを入力したときのみ、停止した三角波信号の発振動作を再開させて、主スイッチQ1のスイッチング周波数を100KHzに設定した三角波信号を生成する。

[0088]

以上の構成によれば、OSC114は、電流検出抵抗Rに流れる電流の平均値が基準電圧V2を超えた場合に、主スイッチQ1のスイッチング周波数を100KHzに設定した三角波信号を生成し、電流の平均値が基準電圧V2以下になった場合に、主スイッチQ1のスイッチング動作を停止させるために三角波信号の発振動作を停止する。また、OSC114は、フィードバック信号FBの値が基準電圧E2の値以上のときのみ(つまり、平滑コンデンサC1の出力電圧が設定電圧以下となった場合)、停止した三角波信号の発振動作を再開させて、主スイッチQ1のスイッチング周波数を100KHzに設定した三角波信号を生成する。

[0089]

即ち、電流検出抵抗Rに流れる電流の平均値が設定値以下になった場合に主スイッチQ 1のスイッチング動作を停止させ、平滑コンデンサC1の出力電圧が設定電圧以下となった場合に主スイッチQ1のスイッチング動作を開始させるので、さらに主スイッチQ1のスイッチング損失を低減できる。

【実施例6】

[0090]

四10は大爬門0の刀竿は音凹曲を小り凹曲構成回しのる。大爬門0の刀竿は音凹曲は、中央脚及び側脚を有するコアに巻回された主巻線と帰還巻線との間のリーケージインダクタンスにより、主スイッチをオン時にゼロ電流スイッチ(ZCS)を行なわせることにより損失を低減するとともに、コアの磁路を介して、リーケージインダクタンスに蓄えられたエネルギーをダイオードを介して負荷に帰還させることにより高効率化を図るものである。

[0091]

また、この力率改善回路は、入力電流を正弦波状にするとともに平滑コンデンサの電圧を制御し、平滑コンデンサより負荷に電力を供給する連続モードの昇圧型の力率改善回路であり、主スイッチの電圧を平滑コンデンサの電圧にクランプするものである。連続モードとは、ダイオードDIに電流Dliが流れているときに、つまり、主巻線5aに電流が流れているときに主スイッチQlを再びオンさせる動作モードである。

[0092]

図16において、全波整流回路Blは、交流電源Vaclに接続され、交流電源Vac lからの交流電源電圧を整流して正極側出力端Pl及び負極側出力端P2に出力する。

[0093]

昇圧リアクトルL2は、主巻線5a(巻数 n 1)とこの主巻線5aに直列に接続された帰還巻線5b(巻数 n 2)とを有し、主巻線5aと帰還巻線5bとが電磁結合している。帰還巻線5bは、主巻線5aに対して疎結合され、主巻線5aと帰還巻線5bとの間のリーケージインダクタンスが大きくなっている。

[0094]

全波整流回路B1の正極側出力端P1と負極側出力端P2との間には、昇圧リアクトルL2の主巻線5aとダイオードD1と平滑コンデンサC1と電流検出抵抗Rとからなる第1直列回路が接続されている。

[0095]

また、全波整流回路B1の正極側出力端P1と負極側出力端P2との間には、昇圧リアクトルL2と主スイッチQ1と電流検出抵抗Rとからなる第2直列回路が接続されている。主スイッチQ1と帰還巻線5bとの接続点と平滑コンデンサC1との間にはダイオードD2が接続されている。

[0096]

制御回路10の構成は、図1に示す制御回路10の構成と同一構成であるので、ここでは、その詳細な説明は省略する。

[0097]

[0098]

なお、ダイオード D l が導通状態では、出力電圧 E o (平滑コンデンサ C l の両端電圧) と同一電圧がリーケージインダンタンスLe に印加される。ダイオード D l がオフした後、交流電源 V a c l の電圧が主巻線 5 a に印加される。

[0099]

また、帰還巻線5bの電流が増加すると同時に、ダイオードD1に流れる電流は減少してゼロとなり、ダイオードD1はオフ状態となる。リカバリー時間の間には、ダイオードD1のリカバリによるスパイク電流が主スイッチQ1に流れるが、このスパイク電流はリーケージインダンタンスLeのインピーダンスにより制限される。

[0100]

ッペハッ=呵間が於」して、ノコα=トロェの壁刀門が凹返し、雁屋巨豚コロの電肌の増加率は減少する。入力電圧は、昇圧リアクトルL2の主巻線5aの電圧が加わり、Vacl→B1→5a→5b→Q1→R→B1→Vaclで電流Q1iが流れ、主スイッチQlの電流はVac1/5aの傾きで上昇する。

[0101]

次に、主スイッチQ1をオフさせると、昇圧リアクトルL2の主巻線5aに蓄えられたエネルギーにより、 $5a \rightarrow D1 \rightarrow C1 \rightarrow R \rightarrow B1 \rightarrow Vac1 \rightarrow 5a$ で、ダイオードD1に電流が流れる。このため、平滑コンデンサC1が充電されるとともに、負荷RLに電力が供給される。

[0102]

[0103]

この放電が完了した時刻において、ダイオードD2の電流がゼロとなり、逆特性が回復した後、再び、主スイッチQ1をオンすると、ZCS動作を継続できる。また、制御回路10は、整流出力電流波形が交流電源電圧Viを全波整流した波形と等しい波形になるように主スイッチQ1のオンデューティを制御するので、昇圧型の力率改善回路を構成できる。

[0104]

このように実施例6の力率改善回路によれば、主巻線5 a と帰還巻線5 b との間のリーケージインダクタンスLeにより、主スイッチQ1をオンした時にダイオードリカバリーによるスパイク電流が流れなくなる。このため、ノイズが低減され、ノイズフィルタも小型化されるので、スイッチング電源の小型、高効率化を図ることができる。

[0105]

また、リーケージインダクタンスLeにより、主スイッチQ1をオン時にZCSを行わせることにより、スイッチング損失及びスイッチングノイズを低減できるので、高効率、低ノイズ化を図ることができる。また、コアの磁路を介して、リーケージインダクタンスLeに蓄えられたエネルギーを負荷に帰還させることにより高効率化を図ることができる

[0106]

また、制御回路10は、実施例1のように、入力電流が下限設定電流以下の場合に主スイッチQ1のスイッチング周波数を下限周波数(例えば20KHz)に設定し、入力電流が上限設定電流以上の場合に主スイッチQ1のスイッチング周波数を上限周波数(例えば100KHz)に設定し、入力電流が下限設定電流から上限設定電流までの範囲の場合に主スイッチQ1のスイッチング周波数を下限周波数から上限周波数まで徐々に変化させるので、実施例1の効果と同様な効果が得られる。また、制御回路10に代えて、実施例2乃至実施例5のいずれかの制御回路で構成しても良い。

【実施例7】

[0107]

図17は実施例7の力率改善回路を示す回路構成図である。実施例7では、実施例1の構成に対して、制御回路10dの構成が異なる。制御回路10dは、出力電圧検出オペアンプ11、乗算器12、電流検出オペアンプ13、パルス幅変調器14を有して構成される。出力電圧検出オペアンプ11は、図1に示す実施例1の誤差増幅器111に対応する

山川電圧機山々、ハンハエエは、下用コンハンツの工の電圧と至年電圧 VI ヒエとの最差を増幅し、誤差電圧を生成して乗算器 1 2 に出力する。乗算器 1 2 は、出力電圧検出オペアンプ 1 1 からの誤差電圧と電流検出オペアンプ 1 3 の出力(バルス幅変調器 1 4 の入力)とを乗算して乗算出力電圧を電流検出オペアンプ 1 3 に出力する。

[0109]

電流検出オペアンプ13は、電流検出抵抗Rで検出した入力電流に比例した電圧と乗算器12からの乗算出力電圧との誤差を増幅し、誤差電圧を生成してこの誤差電圧を比較入力信号としてバルス幅変調器14に出力する。また、電流検出オペアンプ13は、上述したように、生成した誤差電圧を乗算器12にフィードバックする。

[0110]

なお、実施例 / では、電流検出オペアンプ13の出力を出力電圧検出オペアンプ11からの誤差電圧に応じて可変するための電圧可変手段として乗算器 12を用いているが、乗算器 12の代わりに、除算器又は可変利得増幅器を用いることができる。

[0111]

[0112]

図20(a)と図20(b)はバルス幅変調器の入出力特性の一例を示す図である。図20(a)は入力電圧EsとデューティーサイクルDが比例関係になっているバルス幅変調器の入出力特性であり、Es=Dの関係になる。図20(b)は入力電圧EsとデューティーサイクルDとがEs=1-Dの関係になっているバルス幅変調器の入出力特性である。

[0113]

図18(a)に示すバルス幅変調器14では、入出力波形は、図19の「出力1」のような波形になり、バルス幅変調器14の入出力特性は図20(a)のような特性になる。

[0114]

また、コンパレータ142は、比較入力信号の値が三角波信号の値以上のときに例えばオンで、比較入力信号の値が三角波信号の値未満のときに例えばオフとなるパルス信号を生成し、該パルス信号をスイッチQ1のゲートに印加して平滑コンデンサC1の出力電圧を所定電圧に制御しても良い。即ち、図18(a)に示すコンパレータ142の入力端子の「+」と「-」を逆に接続すると、出力電圧は反転し、入出力波形は、図19の「出力2」のような波形になり、入出力特性は図20(b)のような特性になる。

[0115]

図18(b)は、バルス幅変調器14aの他の構成例である。このバルス幅変調器14aは、比較入力信号をオペアンプからなる反転器143で反転してコンパレータ142の一端子に供給するようにしたものである。反転器143は、出力端子と一端子との間に抵抗r2を接続し、一端子に抵抗r1を介して比較入力信号を入力し、十端子に抵抗r3と抵抗r4とで分圧された電圧を入力し、反転出力をコンパレータ142の一端子に出力する。

[0116]

このような構成によれば、比較入力信号の電圧が低いときには、コンバレータ142の 一端子の電圧が高くなるので、パルス幅変調器14aの入出力特性は図20(b)のよう になり、リューリューリョンル Dがから N は 20 (D) にかりコンハレーノ 1 年 2 の入力端子の「十」と「一」を逆に接続すると、比較入力信号の電圧が高いときには、コンパレータ 1 4 2 の一端子の電圧が低くなるので、パルス幅変調器 1 4 の入出力特性は図 2 0 (a) のようになり、比較入力信号が低い電圧でデューティーサイクル Dが大きくなる。

[0117]

次に、実施例7の力率改善回路の動作原理について説明する。ここでは、制御回路10dの動作について説明する。

[0118]

まず、昇圧リアクトルL1の電流が連続して流れているものとし、主スイッチQ1がオンしているデューティーサイクル(主スイッチQ1のスイッチング周期をT1とし、主スイッチQ1のオン時間をT2とすると、オン時比率T2/T1に相当する。)をDとすると、全波整流回路B1の両端電圧である入力電圧Eiと、負荷RLの両端電圧である出力電圧Eoとの関係は、Eo/Ei=1/(1-D)となる。

[0119]

また、パルス幅変調器 14 の特性が図 19 に示すような特性であるとし、パルス幅変調器 14 の入力電圧をEs とすると、Es=1-Dであるので、Es=1-D=E i $\angle Eo$ となる。

[0120]

出力電圧Eoは、直流でほぼ一定値であり、入力電圧Eiが半サイクルの正弦波であるので、入力電圧Esは電流検出オペアンブ13の増幅出力であり、半サイクルの正弦波となる。乗算器12は、電流検出オペアンブ13の出力を出力電圧検出オペアンプ11からの誤差電圧(直流電圧)の値に応じて可変し可変された電圧を第2基準電圧(半波の正弦波の基準電圧)として電流検出オペアンブ13に出力する。電流検出オペアンブ13は、電流検出抵抗Rで検出した電流に比例した電圧Vrshと半波の正弦波の基準電圧との誤差を増幅して半波の正弦波をバルス幅変調器14に出力する。このため、電流検出抵抗Rに流れる入たより検出された入力電流は、半波の正弦波となる。従って、電流検出抵抗Rに流れる入力電流は、入力電圧Eiと比例して半波の正弦波となるため、力率を改善することができる。

[0121]

また、乗算器 1 2 の他方の入力端子には、出力電圧検出オペアンプ 1 1 からの出力電圧が入力されているので、乗算器 1 2 は、出力電圧検出オペアンプ 1 1 からの出力電圧の値に応じて利得(出力)を可変する。このため、バルス幅変調器 1 4 に入力される半波の正弦波電圧の大きさを変えることができる。

[0122]

もし、何らかの理由により出力電圧Eoが下がった場合には、出力電圧検出オペアンプ11は、出力電圧Eoの低下に応じて出力電圧を低下させる。そして、乗算器12は、出力電圧検出オペアンプ11の出力電圧の低下により利得(出力)を低下させるので、電流検出オペアンプ13から出力される比較入力信号も低下し、バルス幅変調器14は、電流検出オペアンプ13からの比較入力信号の低下によりバルス信号の平均のデューティーサイクルDを大きくする(図19に示す出力1の場合)。このため、主スイッチQ1のオンしている時間の割合が大きくなり、入力電流が増加するので、出力電圧Eoが上昇して、出力電圧Eoが一定に保持される。

[0123]

次に、力率改善回路の全体の動作を図21の各部の波形を参照しながら説明する。まず、交流電源Vacの正弦波の入力電圧Viが入力されると、正弦波の入力電流Iiが流れる。そして、交流電源Vacの入力電圧Viが全波整流回路Blで整流されて全波整流電圧Eiが出力される。

[0124]

次に、主スイッチQlをオンすると、Bl→Ll→Ql→R→Blと電流が流れる。次

に、エヘリップ以上は、タン外窓がつタン外窓に及れること、升圧ファンドルレーに のに された電圧により主スイッチQ 1 の電圧が上昇する。また、主スイッチQ 1 がオフとなるため、主スイッチQ 1 に流れる電流は零になる。また、L $1 \rightarrow D$ $1 \rightarrow C$ 1 で電流が流れて、負荷 R L に電力が供給される。

[0125]

このように主スイッチQ1をスイッチング周波数でオン/オフすることにより、電流検出抵抗Rの両端には半サイクルの正弦波電流が流れる。そして、乗算器12の一端には、電流検出オペアンプ13からの電圧(図21の「乗算器入力2」で示す負の半サイクルの正弦波電圧)が入力される。また、乗算器12の他端には、出力電圧検出オペアンプ11からの電圧(図21の「乗算器入力1」で示す正の直流電圧)が入力される。この乗算器12は、電流検出オペアンプ13の出力を出力電圧検出オペアンプ11からの誤差電圧(直流電圧)の値に応じて可変する。この可変された電圧は半波の正弦波の基準電圧となる

[0126]

そして、電流検出オペアンプ13は、電流検出抵抗Rで検出した電流に比例した電圧Vrshと半波の正弦波の基準電圧との誤差を増幅して半波の正弦波をバルス幅変調器14に出力する。図21に示すように、「電流検出オペアンプ出力」は、入力と相似形の半サイクルの正弦波の出力電圧として出力される。

[0127]

次に、図21に示す「電流検出オペアンプ出力」がバルス幅変調器 14に入力されてバルス信号のバルス幅が制御される。このとき、バルス幅変調器 14は、図20(b)に示すような特性を有しているため、主スイッチQ1のデューティーサイクルは、図21に示すようになる。図22に、この力率改善回路の実際の入力電圧Viと入力電流 Iiを示した。図22に示す波形では、零電流の付近が正弦波から僅かにずれているが、非常に正弦波に近く、力率、歪率共に良い結果を示した。

[0128]

このように実施例7の力率改善回路によれば、力率を改善できるとともに、乗算器12に電流検出オペアンプ13の出力を入力するようにしたので、全波整流回路B1の正極側出力端P1から出力される全波整流電圧を分割するための抵抗が不要になり、図23に示す制御回路100に対して部品点数を削減して簡単な構成とすることができ、安価で且つ回路の調整が簡単になる。

[0129]

また、図23に示す従来の力率改善回路では、(1)電流検出抵抗Rで電流を検出して、電流検出オペアンプ13、バルス幅変調器14を通り、主スイッチQ1をPWM制御して、電流をコントロールするループ、(2)平滑コンデンサC1の出力電圧を検出して出力電圧検出オペアンプ11、乗算器12、電流検出オペアンプ13、バルス幅変調器14を通って主スイッチQ1を制御し出力電圧をコントロールするループ、(3)全波整流回路B1からの電圧を検出して乗算器12、バルス幅変調器14を通って主スイッチQ1を制御し出力電圧をコントロールするループの3つの負帰還ループを有していたが、この実施例7の力率改善回路では、全波整流回路B1からの電圧を検出して乗算器12に入力する電圧検出ループを1つ減らすことができるため、このループに起因する制御回路10dの不安定さがなくなり、2ループで回路を安定に制御できる。

[0130]

また、制御回路10dに有するバルス幅変調器14内のVCO141により、実施例1のように、入力電流が下限設定電流以下の場合に主スイッチQ1のスイッチング周波数を下限周波数(例えば20KHz)に設定し、入力電流が上限設定電流以上の場合に主スイッチQ1のスイッチング周波数を上限周波数(例えば100KHz)に設定し、入力電流が下限設定電流から上限設定電流までの範囲の場合に主スイッチQ1のスイッチング周波数を下限周波数から上限周波数まで徐々に変化させるので、実施例1の効果と同様な効果が得られる。また、制御回路10dに代えて、実施例2乃至実施例5のいずれかの制御回

跗し怫以ししも尽い。

【産業上の利用可能性】

[0131]

本発明の力率改善回路は、AC-DC変換型の電源回路に適用可能である。

[0132]

適用可能である。

【図面の簡単な説明】

[0133]


- 【図1】実施例1の力率改善回路を示す回路構成図である。
- 【図2】実施例1の力率改善回路の入力電流波形とスイッチング周波数のタイミング チャートである。
- 【図3】図2に示すタイミングチャートのA部における100KHzのスイッチング 波形を示す図である。
- 【図4】図2に示すタイミングチャートのB部における20KHzのスイッチング波形を示す図である。
 - 【図5】実施例1の力率改善回路に設けられたVCOの詳細な回路構成図である。
- 【図6】実施例1の力率改善回路の入力電流波形とヒステリシスコンパレータに入力される電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。
- 【図7】実施例1の力率改善回路のVCOの特性を示す図である。
- 【図8】実施例1の力率改善回路のVCOの周波数の変化に応じてPWMコンバレータのパルス周波数が変化した様子を示す図である。
- 【図9】実施例2の力率改善回路の入力電流波形とヒステリシスコンパレータに入力される電圧により変化するスイッチング周波数のタイミングチャートである。
- 【図10】実施例3の力率改善回路のVCOの詳細な回路構成図である。
- 【図11】実施例3の力率改善回路の入力電流波形とコンデンサの電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。
- 【図12】昇圧リアクトルの電流に対するインダクタンス特性を示す図である。
- 【図13】実施例4の力率改善回路を示す回路構成図である。
- 【図14】実施例4の力率改善回路において軽負荷時にスイッチング周波数を低下させた様子を示す図である。
- 【図15】実施例5の力率改善回路を示す回路構成図である。
- 【図16】実施例6の力率改善回路を示す回路構成図である。
- 【図17】実施例7の力率改善回路を示す回路構成図である。
- 【図18】実施例7の力率改善回路内の制御回路に設けられたバルス幅変調器を示す構成図である。
- 【図19】パルス幅変調器の入出力波形を示す図である。
- 【図20】パルス幅変調器の入出力特性の1例を示す図である。
- 【図21】実施例7の力率改善回路の各部の波形を示す図である。
- 【図22】実施例7の力率改善回路の入力電圧と入力電流の波形を示す図である。
- 【図23】従来の力率改善回路を示す回路構成図である。
- 【図24】従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミング チャートである。
- 【図25】図24に示すタイミングチャートのA部における100KHzのスイッチング波形を示す図である。
- 【図26】図24に示すタイミングチャートのB部における100KHzのスイッチング波形を示す図である。

【符号の説明】


[0134]

Vacl 交流電源


- DI 主奴쒚処凹始
- Q1 主スイッチ
- RL 負荷
- R 電流検出抵抗
- R1~R9 抵抗
- L1, L2 昇圧リアクトル
- C1 平滑コンデンサ
- D1, D2 ダイオード
- ZD ツェナーダイオード
- 5 a 1 次 巻 線
- 5 b 2 次 巻線
- 10,10a,10b,10d,100 制御回路
- 11 出力電圧検出アンプ
- 12,112 乗算器
- 13 電流検出オペアンプ
- 14 パルス幅変調器
- 111,113 誤差增幅器
- 114 発振器(OSC)
- 1 1 5 , 1 1 5 e , 1 4 l 電圧制御発振器 (VCO)
- 115a ヒステリシスコンパレータ
- 115b, 115c, 118, 119, 120, 142 コンパレータ
- 116 PWMコンパレータ
- 117 平均電流検出部




【図2】




.





【図4】







【図6】






【図8】







【図10】




.





【図12】







【図14】







【図16】









【図19】





(a) デー 80 (a) デー 80 (b) パー 100 (c) パー 100






[322]







【図24】



.



【図26】



【官规句】女们官

【要約】

【課題】入力電流の低い部分でのスイッチング周波数を低下又は動作を停止させてこの部分の電力損失を低減して、小型、高効率、低ノイズ化することができる力率改善回路を提供する。

【解決手段】交流電源Vaclの交流電源電圧を全波整流回路B1で整流した整流電圧を昇圧リアクトルL1を介して入力して主スイッチQ1によりオン/オフして交流電源電流を正弦波状にすることにより入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、主スイッチQ1のスイッチング周波数を交流電源Vaclに流れる電流又は全波整流回路B1に流れる電流又は主スイッチQ1に流れる電流の値に応じて制御する制御回路10を有する。

【選択図】図1

00010627619900831

埼玉県新座市北野3丁目6番3号 サンケン電気株式会社

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP2005/013623

International filing date: 26 July 2005 (26.07.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-248548

Filing date: 27 August 2004 (27.08.2004)

Date of receipt at the International Bureau: 09 September 2005 (09.09.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
·

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.